导航
发布时间:2020-11-19
下图为开漏模式的结构图,输出寄存器上的‘0’将N-MOS激活 P-MOS截止,此时I/O引脚相当于与VSS连接。输出寄存器上的‘1’使P-MOS和N-MOS截止,此时I/O处于高阻态状态。所以开漏模式下要输出高电平时需要加入上拉电阻。
图-1
STM32在读取数据时,当SCL拉高后不要做简单固定延时之后就进行后续操作,尽量做一个拉高的超时判断(因为存在总线被从器件占用的可能性,这里可以做一个超时判断如果SCL超时还未拉高则认为是总线异常)这样做也是符合硬件IIC的操作逻辑更符合时序规则。
联系我们
010-68864300/010-68862696/010-68868496/15210754250/13701021614 technic@bjlcs-tech.com 北京市石景山区古城路255号中海大厦B座13层关注我们